|
상세 정보 |
|||
| 전압 - 공급: | 3V ~ 3.6V | 패키지 / 건: | 208-LQFP |
|---|---|---|---|
| 애플리케이션: | 피시아이 브리지 | 인터페이스: | PCI |
| 공급자 소자 패키지: | 208-qfp (28x28) | 증가하는 타입: | 표면 부착 |
제품 설명
PCI2050BIPDV 집적 회로 칩 피시아이 브리지 인터페이스 208-qfp (28x28)
IC 인터페이스는 208LQFP를 분화시켰습니다
PCI2050BIPDV의 상술
| 타입 | 기술 |
| 범주 | 집적 회로 (ICs) |
| 전문화됩니다 | |
| 엠에프르 | 텍사스 인스트루먼츠 사 |
| 패키지 | 트레이 |
| 제품 상태 | 활동가 |
| 애플리케이션 | 피시아이 브리지 |
| 인터페이스 | PCI |
| 전압 - 공급 | 3V ~ 3.6V |
| 패키지 / 건 | 208-LQFP |
| 공급자 소자 패키지 | 208-qfp (28x28) |
| 증가하는 타입 | 표면 부착 |
| 베이스 상품 다수 | PCI2050 |
PCI2050BIPDV의 특징
오우 2시 32분은 물었습니다, 66-MHz PCI가 버스를 탑니다
3.3-V와 5-V PCI 신호 환경으로 적합한 보편적 PCI 인터페이스와 오우 3.3-V 코어 논리
최고 9까지 2차 버스를 위한 오우 내부 2층 중재는 외부 2차 버스 중재인을 정통하고 지원합니다
오우 열 이차적 PCI 클록 출력
각각 방향을 위한 오우 독립적 기록 및 판독 버퍼
양쪽 방향으로 데이터 처리량을 극대화하기 위한 파이프라인 방식과 오우 폭발적인 데이터 전송
오우 지원은 개량된 데이터 처리량을 위해 굽이쳐 씁니다
양쪽 방향에서 오우 최고 3까지 지연 트랜잭션
한 버스부터 또 다른 것까지 단지 네 PCI 시계의 프레임 대 프레임 지연 오우 지원
오우 버스 잠그기 증식
PCI 로컬 버스 상술 당 오우 예측 가능한 잠재물
ＰＣＩ 버스 전원관리 인터페이스 규격을 위해 쉽게 잘 믿은 오우 구조
오우 콤팩트pci 핫-스왑 기능성
오우 2차 버스는 리셋 동안 낮게 운전됩니다
오우 VGA / 팔레트 메모리와 입출력 디코딩 선택
오우 진보적 서브마이크로, 저전력 CMOS 기술
오우 208 단말기 PDV 또는 208개 단말기 PPM 또는 257개 단말기 마이크로스타 BGATM 패키지
PCI2050BIPDV에 대한 기술
텍사스 인스트루먼츠 사 PCI2050B 피시아이 브리지는 66-MHz의 최대 버스 주파수로 작동하는 두대 ＰＣＩ (PCI) 버스 사이에 고성능 연결로를 제공합니다. 거래는 1에 마스터들 사이에 발생하고, 또 다른 ＰＣＩ 버스를 표적화하고 PCI2050B 다리가 연결된 거래가 양쪽 버스에서 동시에 발생할 수 있게 허락합니다. 다리는 데이터 처리량을 극대화하기 위해 버스트 모드 전송을 지원하고 다리를 통한 2개 버스 통신 체증 경로가 독립적으로 작동합니다.
환경적이 & PCI2050BIPDV의 수출 분류
| 특성 | 기술 |
| 로에스 상태 | 순응한 ROHS3 |
| 습도 감지 수준 (MSL) | (제한 없는) 1 |
| 한계 상태 | 한계는 영향을 주지 않았습니다 |
| ECCN | EAR99 |
| HTSUS | 8542.39.0001 |
