|
상세 정보 |
|||
| 종류: | 클록 동기화 장치, 팬아웃(분배), 지터 클리너 | PLL: | 네 |
|---|---|---|---|
| 입력: | LVCMOS, LVDS, LVPECL | 출력: | LVCMOS, LVDS, LVPECL |
| 회로 수: | 1 | 비율 - 입력:출력: | 3:20 |
| 전압 - 공급: | 3V ~ 3.6V | 주파수 - 최대: | 1.5GHz |
제품 설명
CDCE72010RGCT 시계 동기화기 Fanout Jitter Cleaner IC 1.5GHz 1 64-VFQFN
스펙CDCE72010RGCT
| 유형 | 설명 |
| 분류 | 융합 회로 (IC) |
| 시계/시간 | |
| 시계 생성기, PLL, 주파수 합성기 | |
| Mfr | 텍사스 인스트루먼트 |
| 시리즈 | - |
| 패키지 | 테이프 & 롤 (TR) |
| 절단 테이프 (CT) | |
| 제품 상태 | 액티브 |
| 종류 | 클럭 동기화기, Fanout (배급), Jitter Cleaner |
| PLL | 네 |
| 입력 | LVCMOS, LVDS, LVPECL |
| 출력 | LVCMOS, LVDS, LVPECL |
| 회로 수 | 1 |
| 비율 - 입력:출력 | 3:20 |
| 분차 - 입력:출력 | 네 / 네 |
| 주파수 - 최대 | 1.5GHz |
| 분배자/배수자 | 네/아니오 |
| 전압 - 공급 | 3V ~ 3.6V |
| 작동 온도 | -40°C ~ 85°C |
| 장착형 | 표면 마운트 |
| 패키지 / 케이스 | 64-VFQFN 노출 패드 |
| 공급자의 장치 패키지 | 64-VQFN (9x9) |
| 기본 제품 번호 | CDCE72010 |
특징CDCE72010RGCT
* 고성능 LVPECL, LVDS, LVCMOSPLL 시계 동기화
* 두 레퍼런스 클럭 입력 (원시계 및 2차 클럭) 이 수동 또는 자동 선택으로 부과 지원
* PLLReference로 최대 500MHz (또는 최대 250MHz까지의 2LVCMOS 입력) 까지의 두 가지 차차 입력 (LVPECL 또는 LVDS) 참조를 허용합니다.
* VCXO IN 클럭은 두 개의 참조 클럭 중 하나에 동기화됩니다
* VCXO IN 1.5GHz까지의 주파수 (LVPECL) LvDS를 위해 800MHz 및 LVCMOS 레벨 신호를 위해 250MHz
* 출력은 LVPECLLVDS와 LVCMoS의 조합이 될 수 있습니다. 출력 9은 두 번째 VC (X) 0으로 보조 입력으로 변환 할 수 있습니다.
의 적용CDCE72010RGCT
• 고급 통신 및 무선 애플리케이션을 위한 낮은 지터 클럭 드라이버
• 고정밀 시험 장비
환경 및 수출 분류CDCE72010RGCT
| ATTRIBUTE | 설명 |
| RoHS 상태 | ROHS3 준수 |
| 수분 민감도 수준 (MSL) | 3 (168시간) |
| REACH 상태 | REACH 영향을 받지 않습니다 |
| ECCN | EAR99 |
| HTSUS | 8542.39.0001 |
이 제품에 대한 자세한 내용을 알고 싶습니다